skip to content
Algorithmique du décalage d'instructions Preview this item
ClosePreview this item
Checking...

Algorithmique du décalage d'instructions

Author: Guillaume Huard; Alain Darte; École normale supérieure (Lyon).
Publisher: [S.l.] : [s.n.], 2001.
Dissertation: Thèse de doctorat : Sciences appliquées, informatique, automatique théorique, systemes : Ecole normale supérieure de Lyon : 2001.
Edition/Format:   Thesis/dissertation : Thesis/dissertation : FrenchView all editions and formats
Database:WorldCat
Summary:
L'évolution constante des processeurs vers des architectures proposant des capacités superscalaires, de parallélisme au niveau des instructions, de prédication, de spéculation et la multiplication des niveaux de hiérarchie mémoire donnent de plus en plus d'importance au travail du compilateur. Dans cette thèse nous nous intéressions aux transformations de programme source, destinées à l'optimisation dans  Read more...
Rating:

(not yet rated) 0 with reviews - Be the first.

Subjects
More like this

 

Find a copy in the library

&AllPage.SpinnerRetrieving; Finding libraries that hold this item...

Details

Material Type: Thesis/dissertation
Document Type: Book
All Authors / Contributors: Guillaume Huard; Alain Darte; École normale supérieure (Lyon).
OCLC Number: 491714974
Notes: Thèse : 2001ENSL0201.
Description: 1 vol. (173 f.) ; 30 cm.
Responsibility: par Guillaume Huard ; sous la direction de Alain Darte.

Abstract:

L'évolution constante des processeurs vers des architectures proposant des capacités superscalaires, de parallélisme au niveau des instructions, de prédication, de spéculation et la multiplication des niveaux de hiérarchie mémoire donnent de plus en plus d'importance au travail du compilateur. Dans cette thèse nous nous intéressions aux transformations de programme source, destinées à l'optimisation dans la chaîne de compilation, et plus particulièrement à une transformation appelée décalage d'instructions. Cette transformation sert de base au pipeline logiciel, elle a une influence sur le parallélisme au niveau des instructions et l'utilisation des registres. Elle intervient également comme composante des techniques de parallélisation de boucles par ordonnancement affine. Dans cette thèse, nous avons voulu mieux comprendre les perspectives offertes par le décalage d'instructions, savoir quels objectifs il permettait d'atteindre, mais aussi savoir quels problèmes de décalage restaient difficiles. Pour cela, nous avons étudié le décalage d'instructions dans plusieurs contextes plus ou moins proches, et apporté des contributions à chacun d'entre eux. Dans le cadre du pipeline logiciel, nous proposons un algorithme polynomial pour déterminer le décalage le plus à même de produire un maximum de parallélisme, et une étude expérimentale, à l'aide de l'outils que nous avons réalisé dans ce but : PASTAGA (pour Plateforme d'Analyse Statistique et de Tests d'Algorithmes sur Graphes Aléatoires). Dans le cadre de l'utilisation des registres (stage scheduling), de la parallélisation de boucle et de la localité, nous apportons des réponses aux problèmes de décalage d'instructions associés: complexité, solutions exactes, approximations.

Reviews

User-contributed reviews
Retrieving GoodReads reviews...
Retrieving DOGObooks reviews...

Tags

Be the first.
Confirm this request

You may have already requested this item. Please select Ok if you would like to proceed with this request anyway.

Linked Data


<http://www.worldcat.org/oclc/491714974>
library:oclcnum"491714974"
library:placeOfPublication
library:placeOfPublication
owl:sameAs<info:oclcnum/491714974>
rdf:typej.2:Thesis
rdf:typeschema:Book
schema:contributor
schema:contributor
schema:creator
schema:datePublished"2001"
schema:description"L'évolution constante des processeurs vers des architectures proposant des capacités superscalaires, de parallélisme au niveau des instructions, de prédication, de spéculation et la multiplication des niveaux de hiérarchie mémoire donnent de plus en plus d'importance au travail du compilateur. Dans cette thèse nous nous intéressions aux transformations de programme source, destinées à l'optimisation dans la chaîne de compilation, et plus particulièrement à une transformation appelée décalage d'instructions. Cette transformation sert de base au pipeline logiciel, elle a une influence sur le parallélisme au niveau des instructions et l'utilisation des registres. Elle intervient également comme composante des techniques de parallélisation de boucles par ordonnancement affine. Dans cette thèse, nous avons voulu mieux comprendre les perspectives offertes par le décalage d'instructions, savoir quels objectifs il permettait d'atteindre, mais aussi savoir quels problèmes de décalage restaient difficiles. Pour cela, nous avons étudié le décalage d'instructions dans plusieurs contextes plus ou moins proches, et apporté des contributions à chacun d'entre eux. Dans le cadre du pipeline logiciel, nous proposons un algorithme polynomial pour déterminer le décalage le plus à même de produire un maximum de parallélisme, et une étude expérimentale, à l'aide de l'outils que nous avons réalisé dans ce but : PASTAGA (pour Plateforme d'Analyse Statistique et de Tests d'Algorithmes sur Graphes Aléatoires). Dans le cadre de l'utilisation des registres (stage scheduling), de la parallélisation de boucle et de la localité, nous apportons des réponses aux problèmes de décalage d'instructions associés: complexité, solutions exactes, approximations."
schema:exampleOfWork<http://worldcat.org/entity/work/id/1811150153>
schema:name"Algorithmique du décalage d'instructions"
schema:publisher
schema:url

Content-negotiable representations

Close Window

Please sign in to WorldCat 

Don't have an account? You can easily create a free account.