Veuillez indiquer si vous voulez ou non que les autres utilisateurs puissent voir dans votre profil que cette bibliothèque est l’une de vos préférées.
Trouver un exemplaire dans la bibliothèque
Recherche de bibliothèques qui possèdent cet ouvrage...
Détails
| Format : | Livre |
|---|---|
| Tous les auteurs / collaborateurs : |
David J Lilja; Sachin S Sapatnekar |
| ISBN : | 9780521045728 052104572X |
| Numéro OCLC : | 173238881 |
| Notes : | Originally published: 2005. |
| Description : | p. cm. |
| Contenu : | Preface; 1. Controlling complexity; 2. A verilogical place to start; 3. Defining the instruction set architecture; 4. Algorithmic behavioral modeling; 5. Building an assembler for VeSPA; 6. Pipelining; 7. Implementation of the pipelined processor; 8. Verification; Appendix A: the VeSPA instruction set architecture (ISA); Appendix B: the VASM assembler; Index. |
| Responsabilité : | David J. Lilja and Sachin S. Sapatnekar. |
Critiques
Critiques fournies par les utilisateurs
Ajoutez une critique et partagez vos impressions avec d’autres lecteurs.
Soyez le premier.
Ajoutez une critique et partagez vos impressions avec d’autres lecteurs.
Soyez le premier.
Tags
Ajoutez des tags pour "Designing digital computing systems with Verilog".
Soyez le premier.
