aller au contenu
Innovative architecture for future generation high-performance processors and systems : 18-19 January, 2001, Maui, Hawaii
FermerAperçu de cet ouvrage

Innovative architecture for future generation high-performance processors and systems : 18-19 January, 2001, Maui, Hawaii

Auteur : Alex Veidenbaum; Kazuki Joe; DARPA/ITO PAC/C Program.; Maui High-Performance Computing Center.
Éditeur : Los Alamitos, Calif. : IEEE Computer Society, ©2000.
Édition/format :  Livre : Publication de conférence : Livre électronique : AnglaisVoir toutes les éditions et les formats
Évaluation :

(pas encore évalué) 0 avec des critiques - Soyez le premier.

 

Trouver un exemplaire en ligne

Liens vers cet ouvrage

Trouver un exemplaire dans la bibliothèque

Récupération en cours... Recherche de bibliothèques qui possèdent cet ouvrage...

Détails

Genre/forme : Congresses
Type d’ouvrage : Publication de conférence, Ressource Internet
Format : Livre, Ressource Internet
Tous les auteurs / collaborateurs : Alex Veidenbaum; Kazuki Joe; DARPA/ITO PAC/C Program.; Maui High-Performance Computing Center.
ISBN : 0769513093 9780769513096 0769513107 9780769513102 0769513115 9780769513119
Numéro OCLC : 48157915
Notes : "The meeting took place at the Maui High-Performance Computing Center in January of 2001"--Pref.
"IEEE Computer Society Press Order Number PR01309"--T.p. verso.
Description : [vii], 109 p. : ill. ; 29 cm.
Contenu : Low-Power System Design --
Cache-In-Memory / J. Zawodny, P. Kogge --
Power Efficient Instruction Cache for Wide-Issue Processors / A.-M. Badulescu, A. Veidenbaum --
Power Reduction in Superscalar Datapaths through Dynamic Bit-Slice Activation / D. Ponomarev, G. Kucuk, K. Ghose --
Architectural and Compiler Strategies for Dynamic Power Management in the Copper Project / A. Azevedo, R. Cornea, I. Issenin, R. Gupta, N. Dutt, A. Nicolau, A. Veidenbaum --
Memory Hierarchy --
An Approach towards an Analytical Characterization of Locality and Its Portability / G. Bilardi, E. Peserico --
Pipelined Memory Hierarchies: Scalable Organizations and Application Performance / G. Bilardi, K. Ekanadham, P. Pattnaik --
Cache Coherence Protocol for Home Proxy Cache on RHiNET and Its Preliminary Performance Estimation / H. Nakajo, M. Ishii, J. Yamamoto, T. Kudo, Tomonori, Yokoyama, J.-i. Tsuchiya, H. Amano --
Compilers/Operating Systems --
Characteristics of Loop Unrolling Effect: Software Pipelining and Memory Latency Hiding / S. Hiroyuki, Y. Teruhiko --
Wrapped System Call in Communication and Execution Fusion OS: Cefos / H. Nakayama, T. Tanabayashi, M. Amamiya --
An Efficient Algorithm for Pointer-to-Array Access Conversion for Compiling and Optimizing DSP Applications / R. van Engelen, K. Gallivan --
High-Performance Systems --
Present Status of Development of the Earth Simulator / M. Yokokawa --
An Architecture of On-Chip-Memory Multi-Threading Processor / T. Matsuzaki, H. Tomiyasu, M. Amamiya.
Autres titres : Innovative architecture for future generation high-performance processors and systems, 2001.
Responsabilité : edited by Alex Veidenbaum, Kazuki Joe ; sponsored by DARPA/ITO PAC/C Program, Maui High-Performance Computing Center.

Critiques

Critiques fournies par les utilisateurs

Tags

Soyez le premier.
Confirmez cette demande

Vous avez peut-être déjà demandé cet ouvrage. Veuillez sélectionner OK si vous voulez poursuivre avec cette demande quand même.

Fermer la fenêtre

Veuillez vous identifier dans WorldCat 

Vous n’avez pas de compte? Vous pouvez facilement créer un compte gratuit.

Annuler Mot de passe oublié?