aller au contenu
Logical effort : designing fast CMOS circuits Aperçu de cet ouvrage
FermerAperçu de cet ouvrage
Vérifiant…

Logical effort : designing fast CMOS circuits

Auteur : Ivan Edward Sutherland; Robert F Sproull; David Harris
Éditeur : San Francisco, Calif. : Morgan Kaufmann Publishers, ©1999.
Édition/format :   Livre : AnglaisVoir toutes les éditions et les formats
Base de données :WorldCat
Résumé :
Designers of high-speed integrated circuits face a bewildering array of choices and too often spend frustrating days tweaking gates to meet speed targets. Logical Effort: Designing Fast CMOS Circuits makes high-speed design easier and more methodical, providing a simple and broadly applicable method for estimating the delay resulting from factors such as topology, capacitance, and gate sizes.
Évaluation :

(pas encore évalué) 0 avec des critiques - Soyez le premier.

Sujets
Plus comme ceci

 

Trouver un exemplaire dans la bibliothèque

&AllPage.SpinnerRetrieving; Recherche de bibliothèques qui possèdent cet ouvrage...

Détails

Format – détails additionnels : Online version:
Sutherland, Ivan Edward, 1938-
Logical effort.
San Francisco, Calif. : Morgan Kaufmann Publishers, c1999
(OCoLC)607221365
Type d’ouvrage : Ressource Internet
Format : Livre, Ressource Internet
Tous les auteurs / collaborateurs : Ivan Edward Sutherland; Robert F Sproull; David Harris
ISBN : 1558605576 9781558605572
Numéro OCLC : 40534543
Description : xv, 239 p. : ill. ; 24 cm.
Contenu : 1. The Method of Logical Effort --
2. Design Examples --
3. Deriving the Method of Logical Effort --
4. Calculating the Logical Effort of Gates --
5. Calibrating the Model --
6. Asymmetric Logic Gates --
7. Unequal Rising and Falling Delays --
8. Circuit Families --
9. Forks of Amplifiers --
10. Branches and Interconnect --
11. Wide Structures --
12. Concluisons --
App. A. Cast of Characters --
App. B. Reference Process Parameters --
App. C. Solutions to Selected Exercises.
Responsabilité : Ivan Sutherland, Robert Sproull, David Harris.
Plus d’informations :

Résumé :

Designers of high-speed integrated circuits face a bewildering array of choices and too often spend frustrating days tweaking gates to meet speed targets. Logical Effort: Designing Fast CMOS Circuits makes high-speed design easier and more methodical, providing a simple and broadly applicable method for estimating the delay resulting from factors such as topology, capacitance, and gate sizes.

The brainchild of circuit and computer graphics pioneers Ivan Sutherland and Bob Sproull, "logical effort" will change the way you approach design challenges. This book begins by equipping you with a sound understanding of the method's essential procedures and concepts - so you can apply it immediately. Later chapters explore the theory behind the method and detail its specialized applications.

Critiques

Critiques d’utilisateurs
Récupération des critiques de GoodReads...
Récuperation des critiques DOGObooks…

Tags

Soyez le premier.
Confirmez cette demande

Vous avez peut-être déjà demandé cet ouvrage. Veuillez sélectionner OK si vous voulez poursuivre avec cette demande quand même.

Données liées


<http://www.worldcat.org/oclc/40534543>
library:oclcnum"40534543"
library:placeOfPublication
library:placeOfPublication
rdf:typeschema:Place
schema:name"San Francisco, Calif."
owl:sameAs<info:oclcnum/40534543>
rdf:typeschema:Book
rdfs:seeAlso
schema:about
schema:about
schema:about
schema:about
schema:about
<http://id.worldcat.org/fast/1017641>
rdf:typeschema:Intangible
schema:name"Metal oxide semiconductors, Complementary--Design and construction."
schema:about
rdf:typeschema:Intangible
schema:name"Metal oxide semiconductors, Complementary--Design and construction."
schema:sameAs<http://id.loc.gov/authorities/subjects/sh2008107701>
schema:about
schema:about
schema:about
schema:about
rdf:typeschema:Intangible
schema:name"Metal oxide semiconductors, Complementary."
schema:about
rdf:typeschema:Intangible
schema:name"CMOS (Circuit intégré)"
schema:author
schema:contributor
schema:contributor
schema:copyrightYear"1999"
schema:datePublished"1999"
schema:description"Designers of high-speed integrated circuits face a bewildering array of choices and too often spend frustrating days tweaking gates to meet speed targets. Logical Effort: Designing Fast CMOS Circuits makes high-speed design easier and more methodical, providing a simple and broadly applicable method for estimating the delay resulting from factors such as topology, capacitance, and gate sizes."
schema:exampleOfWork<http://worldcat.org/entity/work/id/312227148>
schema:inLanguage"en"
schema:name"Logical effort : designing fast CMOS circuits"
schema:numberOfPages"239"
schema:publisher
rdf:typeschema:Organization
schema:name"Morgan Kaufmann Publishers"
schema:workExample
schema:workExample

Content-negotiable representations

Fermer la fenêtre

Veuillez vous identifier dans WorldCat 

Vous n’avez pas de compte? Vous pouvez facilement créer un compte gratuit.