컨텐츠로 이동
A Practical Guide for SystemVerilog Assertions 해당 항목을 미리보기
닫기해당 항목을 미리보기
확인중입니다…

A Practical Guide for SystemVerilog Assertions

저자: Meyyappan Ramanathan; Srikanth Vijayaraghavan
출판사: [New York] : Springer Science+Business Media, Inc., 2005.
판/형식:   도서 : 영어모든 판과 형식 보기
데이터베이스:WorldCat
요약:

SystemVerilog language consists of three categories of features. Assertions add a whole new dimension to the ASIC verification process. Engineers are used to writing testbenches in verilog that help  더 읽기…

평가:

(아무런 평가가 없습니다.) 0 리뷰와 함께 - 첫번째로 올려주세요.

다음과 같습니다:

 

도서관에서 사본 찾기

&AllPage.SpinnerRetrieving; 해당항목을 보유하고 있는 도서관을 찾는 중

상세정보

문서 형식:
모든 저자 / 참여자: Meyyappan Ramanathan; Srikanth Vijayaraghavan
ISBN: 9780387260495 0387260498 9780387261737 0387261737
OCLC 번호: 318289853
내용: Assertion Based Verification.- to SVA.- SVA Simulation Methodology.- SVA for Finite State Machines.- SVA for Data Intensive Designs.- SVA for Memories.- SVA for Protocol Interface.- Checking the Checker.
책임: Meyyappan Ramanathan.

리뷰

사용자-기여 리뷰
GoodReads 리뷰 가져오는 중…
DOGObooks 리뷰를 가지고 오는 중…

태그

모든 사용자 태그 (4)

가장 인기있는 태그 보기 태그 리스트 | tag cloud

  • bf2010  (By 2 사람)
  • def  (By 1 사람)
  • es  (By 1 사람)
  • fe  (By 1 사람)

유사 항목

이 항목을 가지고 있는 사용자 목록 (1)

요청하신 것을 확인하기

이 항목을 이미 요청하셨을 수도 있습니다. 만약 이 요청을 계속해서 진행하시려면 Ok을 선택하세요.

링크된 데이터


<http://www.worldcat.org/oclc/318289853>
library:oclcnum"318289853"
library:placeOfPublication
library:placeOfPublication
rdf:typeschema:Book
schema:about
schema:contributor
schema:creator
schema:datePublished"2005"
schema:exampleOfWork<http://worldcat.org/entity/work/id/137746788>
schema:inLanguage"en"
schema:name"A Practical Guide for SystemVerilog Assertions"
schema:publication
schema:publisher
schema:workExample
schema:workExample
wdrs:describedby

Content-negotiable representations

윈도우 닫기

WorldCat에 로그인 하십시오 

계정이 없으세요? 아주 간단한 절차를 통하여 무료 계정을 만드실 수 있습니다.