跳到内容
A Practical Guide for SystemVerilog Assertions 预览资料
关闭预览资料
正在查...

A Practical Guide for SystemVerilog Assertions

著者: Meyyappan Ramanathan; Srikanth Vijayaraghavan
出版商: [New York] : Springer Science+Business Media, Inc., 2005.
版本/格式:   图书 : 英语查看所有的版本和格式
数据库:WorldCat
提要:

SystemVerilog language consists of three categories of features. Assertions add a whole new dimension to the ASIC verification process. Engineers are used to writing testbenches in verilog that help  再读一些...

评估:

(尚未评估) 0 附有评论 - 争取成为第一个。

更多类似这样的

 

在图书馆查找

&AllPage.SpinnerRetrieving; 正在查找有这资料的图书馆...

详细书目

文件类型:
所有的著者/提供者: Meyyappan Ramanathan; Srikanth Vijayaraghavan
ISBN: 9780387260495 0387260498 9780387261737 0387261737
OCLC号码: 318289853
内容: Assertion Based Verification.- to SVA.- SVA Simulation Methodology.- SVA for Finite State Machines.- SVA for Data Intensive Designs.- SVA for Memories.- SVA for Protocol Interface.- Checking the Checker.
责任: Meyyappan Ramanathan.
更多信息:

评论

用户提供的评论
正在获取GoodReads评论...
正在检索DOGObooks的评论

标签

所有的用户标签 (4)

查看最热门的标签,展示的形式是: 标签列表 | 标签云(tag cloud)

  • bf2010  (由 2 人)
  • def  (由 1 个人)
  • es  (由 1 个人)
  • fe  (由 1 个人)

相似资料

这资料的用户列表 (1)

确认申请

你可能已经申请过这份资料。如果还是想申请,请选确认。

链接数据


<http://www.worldcat.org/oclc/318289853>
library:oclcnum"318289853"
library:placeOfPublication
library:placeOfPublication
owl:sameAs<info:oclcnum/318289853>
rdf:typeschema:Book
schema:about
schema:contributor
schema:creator
schema:datePublished"2005"
schema:exampleOfWork<http://worldcat.org/entity/work/id/137746788>
schema:inLanguage"en"
schema:name"A Practical Guide for SystemVerilog Assertions"
schema:publisher
schema:url
schema:workExample
schema:workExample

Content-negotiable representations

关闭窗口

请登入WorldCat 

没有张号吗?很容易就可以 建立免费的账号.