• 引证/输出
  引证/输出

  复制引证文献

  APA（第6版）

  

  芝加哥（著者-日期，第15版）

  

  Harvard（第18版）

  

  MLA（第7版）

  

  Turabian（第6版）

  

  输出引证文献

  输出到RefWorks   输出到EndNote / 参考管理（Reference Manager）   输出到EasyBib   删除

  请注意： 这些引证文献都以参考咨询的标準為基础。但是，处理格式的规则，在应用程序、感兴趣或研究的领域之间会大相径庭。应当考虑到负责復审的出版商、上课的教师、机构或者组织的具体要求或者优先选择。
• 打印
• 电子邮件
  电子邮件

  所有的字段都要。

  电邮地址字段是一定要有的。请输入收件人的电子邮件地址。

  输入的电邮地址格式不对。请重新输入收件人的电邮地址。

  最多可将资料送给五个收件人。

  输入收件人的电子邮件地址： 最多能用逗号（,）将五个地址分开

  名字的字段是一定要有的。请输入您的名字。

  输入你的名字： 主题的字段是一定要有的。请输入主题。 主题:

  电子邮件讯息的字段是一定要有的。请输入讯息。

  电子邮件： 我想你可能会对这资料感兴趣，资料位于 http://www.worldcat.org/oclc/164375002 题名： Verilog for digital design 著者： Frank Vahid; Roman Lysecky 出版商： Hoboken, N.J. : John Wiley, 2007. ISBN/ISSN: 9780470052624 0470052627 OCLC:164375002

  
  

  输入的ReCaptcha词条不对。要设法和显示在窗口中的那两个字一样，也可试用音频版。

  删除
• 共享
• 永久链接
  永久链接

  复制URL以便和网页链接：

• 撰写评论
• 评估这资料：
• • 1
  • 2
  • 3
  • 4
  • 5

更多类似这样的

主题

• VHDL (Computer hardware description language)
• VERILOG.

用户列表

相似资料

Verilog for digital design

著者：	Frank Vahid; Roman Lysecky
出版商：	Hoboken, N.J. : John Wiley, 2007.
版本/格式：	图书 : 英语查看所有的版本和格式
提要：	Verilog is a hardware description language used to model electronic systems (sometimes called Verilog HDL). This introductory guide to Verilog is suitable for anyone who is starting out and learning the language. It focuses on application and use of the language, rather than just teaching the basics of the language.  再读一些...
评估：	(尚未评估) 0 附有评论 - 争取成为第一个。