Regimbal, Nicolas (1982-....).
Overview
Works: | 2 works in 2 publications in 1 language and 2 library holdings |
---|---|
Roles: | Opponent, Author |
Publication Timeline
.
Most widely held works by
Nicolas Regimbal
Study of fractional frequency synthesizers for high data rate applications by
Nicolas Regimbal(
)
1 edition published in 2011 in English and held by 1 WorldCat member library worldwide
Cette thèse traite de synthétiseurs de fréquence, et plus précisément de diviseurs de fréquence fractionnaires qui sont des blocs critiques en radiocommunications. Une nouvelle méthode pour la division de fréquence fractionnaire y est présentée : Elle est basée sur la répartition aléatoire de l'erreur de phase. Deux implémentations de cette méthode sont proposées. Le spectre du bruit de phase en sortie de diviseur est débarrassé de toute raie parasite. L'énergie habituellement contenue dans ces raies étant uniformément répartie sur l'ensemble du spectre, ce dernier adopte un profil plat. La solution proposée peut être implémentée dans des synthétiseurs de fréquence tels que les Boucles à Verrouillage de Phase (PLL). Puisque aucune mise en forme du bruit n'est appliquée par le diviseur, la bande passante de la PLL peut être optimisée. Dans ces conditions, la possibilité d'une modulation directe haut débit de la PLL résultante est étudiée. Pour finir, des solutions d'optimisation du système résultant sont étudiées
1 edition published in 2011 in English and held by 1 WorldCat member library worldwide
Cette thèse traite de synthétiseurs de fréquence, et plus précisément de diviseurs de fréquence fractionnaires qui sont des blocs critiques en radiocommunications. Une nouvelle méthode pour la division de fréquence fractionnaire y est présentée : Elle est basée sur la répartition aléatoire de l'erreur de phase. Deux implémentations de cette méthode sont proposées. Le spectre du bruit de phase en sortie de diviseur est débarrassé de toute raie parasite. L'énergie habituellement contenue dans ces raies étant uniformément répartie sur l'ensemble du spectre, ce dernier adopte un profil plat. La solution proposée peut être implémentée dans des synthétiseurs de fréquence tels que les Boucles à Verrouillage de Phase (PLL). Puisque aucune mise en forme du bruit n'est appliquée par le diviseur, la bande passante de la PLL peut être optimisée. Dans ces conditions, la possibilité d'une modulation directe haut débit de la PLL résultante est étudiée. Pour finir, des solutions d'optimisation du système résultant sont étudiées
Design of ULP circuits for Harvesting applications by
Nicola Verrascina(
)
1 edition published in 2019 in English and held by 1 WorldCat member library worldwide
In the modern devices Ultra-low power consumption is thesurvival key for the energy-harvested sensor node. The reduction of thepower budget can be achieved by mixing different low-power techniquesat three levels of abstraction: transistor level, circuit level and systemlevel. This thesis deals with the analysis and the design of Ultra-LowPower (ULP) circuits suitable for Energy-Harvesting Wireless SensorNetworks (EHWSN). In particular, voltage regulator and RF transmissioncircuits are examined. The former is the main block in powermanagement unit; it interfaces the transducer circuit with the rest of thesensor node. The latter is the most energy hungry block and thusdecreasing its power consumption can drastically increases the sensoron-time
1 edition published in 2019 in English and held by 1 WorldCat member library worldwide
In the modern devices Ultra-low power consumption is thesurvival key for the energy-harvested sensor node. The reduction of thepower budget can be achieved by mixing different low-power techniquesat three levels of abstraction: transistor level, circuit level and systemlevel. This thesis deals with the analysis and the design of Ultra-LowPower (ULP) circuits suitable for Energy-Harvesting Wireless SensorNetworks (EHWSN). In particular, voltage regulator and RF transmissioncircuits are examined. The former is the main block in powermanagement unit; it interfaces the transducer circuit with the rest of thesensor node. The latter is the most energy hungry block and thusdecreasing its power consumption can drastically increases the sensoron-time
Audience Level
0 |
![]() |
1 | ||
General | Special |

- Laboratoire de l'intégration du matériau au système (Talence, Gironde) Other
- Begueret, Jean-Baptiste (1967-....). Opponent Thesis advisor
- École doctorale des sciences physiques et de l'ingénieur (Talence, Gironde) Other
- Barthélemy, Hervé (1967-....). Other Opponent
- Borgarino, Mattia Opponent Thesis advisor
- Université Bordeaux-I (1971-2013) Degree grantor
- Université de Bordeaux (2014-....). Degree grantor
- Mazouffre, Olivier (1972-....). Opponent
- Verrascina, Nicola (1984-....). Author
- Deval, Yann (1963-....). Thesis advisor
Languages