Fabrication et caractérisation de transistors MOS à base de nanofils de silicium empilés et à grille enrobante réalisés par approche Gate-Last pour les noeuds technologiques sub-7 nm. (Computer file, 2017) [WorldCat.org]
skip to content
Fabrication et caractérisation de transistors MOS à base de nanofils de silicium empilés et à grille enrobante réalisés par approche Gate-Last pour les noeuds technologiques sub-7 nm. Preview this item
ClosePreview this item
Checking...

Fabrication et caractérisation de transistors MOS à base de nanofils de silicium empilés et à grille enrobante réalisés par approche Gate-Last pour les noeuds technologiques sub-7 nm.

Author: Loic GabenFrancis BalestraThomas SkotnickiGérard GhibaudoEmmanuel Dubois, auteur en sciences de matériaux).All authors
Publisher: 2017.
Dissertation: Thèse de doctorat : Nano electronique et nano technologies : Université Grenoble Alpes (ComUE) : 2017.
Edition/Format:   Computer file : Document : Thesis/dissertation : English
Summary:
La diminution de la taille des transistors actuellement utilisés en microélectronique ainsi que l'augmentation de leurs performances demeure encore au centre de toutes les attentions. Cette thèse propose d'étudier et de fabriquer des transistors à base de nanofils empilés. Cette architecture avec des grilles enrobantes est l'ultime solution pour concentrer toujours plus de courant électrique dans un
Rating:

(not yet rated) 0 with reviews - Be the first.

Subjects
More like this

Find a copy online

Links to this item

Find a copy in the library

&AllPage.SpinnerRetrieving; Finding libraries that hold this item...

Details

Genre/Form: Thèses et écrits académiques
Material Type: Document, Thesis/dissertation, Internet resource
Document Type: Internet Resource, Computer File
All Authors / Contributors: Loic Gaben; Francis Balestra; Thomas Skotnicki; Gérard Ghibaudo; Emmanuel Dubois, auteur en sciences de matériaux).; Brice Gautier; Communauté d'universités et d'établissements Université Grenoble Alpes.; École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble).; Institut de microélectronique, électromagnétisme et photonique - Laboratoire d'hyperfréquences et de caractérisation (Grenoble).
OCLC Number: 1032616867
Notes: Titre provenant de l'écran-titre.
Description: 1 online resource
Responsibility: Loic Gaben ; sous la direction de Francis Balestra et de Thomas Skotnicki.

Abstract:

La diminution de la taille des transistors actuellement utilisés en microélectronique ainsi que l'augmentation de leurs performances demeure encore au centre de toutes les attentions. Cette thèse propose d'étudier et de fabriquer des transistors à base de nanofils empilés. Cette architecture avec des grilles enrobantes est l'ultime solution pour concentrer toujours plus de courant électrique dans un encombrement minimal. Les simulations ont par ailleurs révélé le potentiel des nanofeuillets de silicium qui permettent à la fois d'optimiser l'espace occupé tout en proposant des performances supérieures aux dispositifs actuels. L'importance de l'ajout de certaines étapes de fabrication a également été soulignée. En ce sens, deux séries d'étapes de fabrication ont été proposées : la première option vise à minimiser le nombre de variations par rapport à ce qui est aujourd'hui en production tandis que la deuxième alternative offre potentiellement de meilleures performances au prix de développements plus importants. Les transistors ainsi fabriqués proposent des performances prometteuses supérieures à ce qui a pu être fabriqué dans le passé notamment grâce à l'introduction de contraintes mécaniques importantes favorables au transport du courant électrique.

The future of the transistors currently used in Microelectronics is still uncertain: shrinking these devices while increasing their performances always remains a challenge. In this thesis, stacked nanowire transistors are studied, fabricated and optimized. This architecture embeds gate all around which is the ultimate solution for concentrating always more current within a smaller device. Simulations have shown that silicon nanosheets provide an optimal utilization of the space with providing increased performances over the other technologies. Crucial process steps have also been identified. Subsequently, two process flows have been suggested for the fabrication of SNWFETs. The first approach consists in minimizing the number of variations from processes already in mass production. The second alternative has potentially better performances but its development is more challenging. Finally, the fabricated transistors have shown improved performances over state-of-the-art especially due to mechanical stress induced for improving electric transport.

Reviews

User-contributed reviews
Retrieving GoodReads reviews...
Retrieving DOGObooks reviews...

Tags

Be the first.
Confirm this request

You may have already requested this item. Please select Ok if you would like to proceed with this request anyway.

Close Window

Please sign in to WorldCat 

Don't have an account? You can easily create a free account.